概伦电子 - 数字设计类EDA

中文

English

SPICE模型

基带建模
? BSIMProPlus

射频建模
? MeQLab

自动化提取
? SDEP

验证评估
? ME-Pro
PDK

PCell开发
? PCellLab

PDK验证
? PQLab
标准单元库

特征化
? NanoCell

验证
? LibWiz

电路设计平台

原理图设计
? NanoDesigner SE

版图编辑
? NanoDesigner LS

交互式物理验证
? NanoDesigner?iV

设计优化
? NanoDesigner?Optimizer
电路仿真

SPICE仿真器
? NanoSpice ? NanoSpice?Giga

FastSPICE仿真器
? NanoSpice?Pro

混合信号
? NanoSpice?MS

波形查看
? NanoWave
电路分析

信号完整性
? NanoSpice?SI

良率分析
? NanoYield

标准单元库

特征化
? NanoCell

验证
? LibWiz
规划与验证

SoC设计规划
? NavisPro

封装验证
? PadInspector
时序验证

时序分析
? TRASTA

路径分析
? PathInspector

参数化测试

半导体参数测试
? FS-Pro
噪声测试

低频噪声测试
? 9812DX ? 9812E ? 9813DXC

动态交流噪声测试
? 9812AC

数字设计类EDA

大规模集成电路
设计与验证

支持SoC芯片规划与验证、时序验证和标准单元库特征化与验证，提前预测并预防设计问题，同时可协助客户高效创建标准单元库。

标准单元库

标准单元库 (Standard Cell Library) 是集成电路设计中的重要的标准化电路单元库，其中包含多种逻辑门电路，用于实现复杂的数字电路设计。标准单元库通常由芯片制造厂提供，可以优化电路面积、功耗和性能，提高芯片可靠性。

概伦标准单元库解决方案采用先进的分布式并行架构技术和单元电路分析提取算法，内嵌高精度SPICE仿真器，以快捷、高精的标准单元库特征化平台NanoCell为代表，覆盖从标准单元库自动化设计、库特征化到验证的完整设计开发流程。

规划与验证

RTL（Register Transfer Level）设计是数字芯片设计的一种常用设计方法。在芯片设计过程中，RTL 设计规划涉及到设计的各个方面，包括芯片的功能、性能、功耗、时序和面积等。随着系统芯片（SoC）设计的复杂性越来越高，门数超过十亿，且需要更低的功耗，因此早期设计规划解决方案的需求变得至关重要?？梢园镏杓迫嗽痹谏杓圃缙诮锥尉投孕酒腥娴姆治龊陀呕?，避免在后期设计和验证过程中出现严重的问题和延误。

概伦电子设计规划与验证方案不仅支持早期RTL级功耗和时序的设计规划以预测、预防设计后期可能出现的问题，还支持在更早的设计阶段完成芯片与封装设计之间的连接性验证，从而提高芯片设计可靠性、加快产品上市时间、降低成本和风险。